马　奎　丁　召　吴宗桂　邓爱枝　傅兴华

摘要：比较器可以比较一个模拟信号和参考信号，并且输出比较得到的二进制信号。为了设计一个高速度、高精度的比较器，采用预放大锁存比较电路结构，并加以改进。在Cadence环境下基于CSMS0.5um CMOS工艺完成比较器的电路设计、版图设计和版图验证。仿真得到比较器的增益为85.588 4 dB，带宽为60.546 7 MHz，上升延时为5.723 74 ns，下降延时为5.429 17ns，输入失调电压为640.17uV。它适用于高速A／D等领域的应用。