基于Proteus的数字钟电路的设计与仿真

周静红苏州健雄职业技术学院电气工程学院

周静红苏州健雄职业技术学院电气工程学院

数字钟作为生活中一种常见的计时工具，备受人们的欢迎，它通常使用在手机、闹钟、马表等各个与计时相关的应用中。本文介绍了数字钟电路的主要工作原理、系统组成、单元电路的设计以及仿真技术的使用。通过Proteus仿真技术以及部分芯片的使用，直观展现了数字钟电路的整点报时功能、校时校分功能，不仅功能比较完整，而且经济实惠。

Proteus；数字钟；计数器；设计；仿真

引言

数字钟是一种用数字电路技术实现时、分、秒计时的钟。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。本文所设计的数字钟电路，在考虑经济成本的基础上，要求具有如下功能： (1)具有时、分、秒计时及显示功能；(2)计时范围从00时00分00秒到23时59分59秒；(3)具有手动校时、手动校分功能；(4)具有整点报时功能；（5）具有闹钟功能。

1.电路总体框架设计

本文设计的数字钟电路，首先是通过振荡器产生1KHZ的脉冲信号，然后再通过分频器产生标准的1S信号，其次再通过秒计数器电路进行计数，当计到60的时候分计数器会自动进1，同理，分计数器计到60 的时候时计时器会自动进1，时计数器计数的规律是每24次翻0，最终通过译码器显示实际值。如计时计分出现问题，可通过校时校分电路进行调整，具体电路如图1所示。

图1 电路总体框架

2.单元电路设计

2.1 振荡器的设计。由于本文设计的数字钟是用于仿真测试的，对计时精度要求不是太高，同时考虑经济成本的情况下，为了使输出能产生1KHZ的频率，采用了555定时器与电阻R以及电容C构成的振荡器。通过改变可调电阻的阻值，使得输出频率有不同的变化。根据电容充放电的原理，由电阻R和C确定时间常数的值，最终计算出振荡器的频率。

2.2 分频器的设计。要想产生1S的标准信号，即输出频率为1HZ，对于74LS90芯片来说，由于其内部的十进制功能，通过Q3端的输出使得每片输出为10分频，我们可以通过使用3片74LS90级联的方式实现1S的标准信号。把第一片的Q3输出接到第二片的输入端，以此类推，依照每片芯片的输出频率都是前一片输出频率的1/10的规律，最终促使最后一片的输出频率1HZ。

2.3 时、分、秒计数器的设计。为了区别白天和夜晚，我们一般都采用二十四小时计数法。74LS90芯片是一片二-五-十进制计数器，在本文中我们主要使用了74LS90的十进制功能。对于秒计数器和分计数器，我们通常计数的范围为00-59，即为“60进制计数器”；对于时计数器，我们通常计数的范围为00-23，即为“24进制计数器”。

2.4 译码显示电路的设计。为了直观地显示数字钟时钟电路、分钟电路、秒钟电路的读数，本文采用了CD4511译码驱动器和共阴极数码管。通过74LS90的四个输出连接到CD4511的四个输入，在测试时要注意几个使能控制端的连接，具体连接可参考每个芯片的真值表。

2.5 校时、校分电路的设计。在生活中，数字钟因为电量不足或其他原因，难免会影响时针和分针的准确性，因此校时电路和校分电路的存在非常有必要。为了方便客户的不同需求，这两个电路既可以同时校正，也可以分开校正。当时钟电路和分钟电路离实际时间相差甚远时，可以采用“快校时”，即同时校时校分；当时钟电路和分钟电路离实际时间相差不多时，可以采用“慢校时”，即通过校分来调整时钟电路和分钟电路的显示值。

2.6 闹时电路的设计。每个数字钟都具有闹时功能，本文也不例外。按照8421的编码规律区分白天和夜晚的时间，需要几点闹时，就把时和分的编码计算好，通过74LS20、74LS03、74LS00等与非门电路去驱动音响电路。音响电路的工作时间为1分钟，本文列举了7时59分的闹时信号。

2.7 整点报时电路的设计。为了在数字钟整点到来之前能让人们提前知晓，本文设置了59分51秒、53秒、55秒、57秒为低音，最后的59秒为高音，这样可以清晰地让人们感受到整点的到来，时间持续长达1秒，以每隔一秒的间断声响做出提醒，通过4低音1高音结束整点报时。

图2 数字钟仿真电路

3.电路仿真

结合各个单元电路的设计，首先用Proteus仿真测试二十四进制计数器和六十进制计数器正确的基础上，完成秒信号的送入；其次用Proteus测试校时校分电路的合理性，为了防止发生错误，及时纠正，在本文中我们设置了校时校分电路，这两个电路在校对的时候可以同时进行，也可以先校分再校时，主要测试在校分校到59的时候，时钟电路能否进位；第三用proteus测试是否具备闹时功能和整点报时功能；如以上几个条件都满足，我们将进行各个电路的组合，具体仿真结果如图2所示。

4.结束语

本文主要介绍了数字钟电路的组成以及各个单元电路的设计，通过各个单元电路的仿真测试，在仿真正确的基础上进行了各个单元电路的整合，功能合理，经济实惠。

[1]刘敏.数字钟的制作[J].科技资讯.2013(29)

[2]孙立香.一种具有整点报时带闹钟时间可调的数字钟[J].电子制作.2013(18)

[3]徐作华.基本数字钟电路的设计、制作与检测[J].数字技术与应用.2013(04)

[4]石悦.多功能数字钟设计[J].现代商贸工业.2012(01)

[5]黄峰鹤.数字钟的设计与制作[J].信息技术.2012(05)

[6]纪欣然. 基于FPGA的多功能数字钟设计[J].电子设计工程,2012，（06）.

[7]曹啸敏.数字钟电路的设计[J].信息技术.2012(10)

[8]肖看.电子设计工程师认证实操实训基础系列讲座(8)第四讲，简易数字钟设计(上)[J].电子世界. 2010(10)

周静红（1981-），女（汉族），江苏太仓人，讲师，主要从事电气自动化控制研究。